Streszczenie  9
Summary  11
Spis oznaczeń  13
Ważniejsze skróty używane w tekście  15
1. Wprowadzenie  17
2. Specyfika analogowych układów scalonych na inwerterach CMOS  28
2.1. Inwerter a technologia CMOS - patent Wanlassa  28
2.2. Wymagania napięciowe analogowych układów CMOS  31
2.3. Analogowe układy CMOS w trybie prądowym  32
3. Elementarne bloki funkcjonalne na inwerterach CMOS w zastosowaniach analogowych  38
3.1. Wzmacniacze inwerterowe CMOS  38
3.1.1. Inwerter nMOS obciążony tranzystorem pMOS w połączeniu diodowym  38
3.1.2. Inwerter nMOS obciążony źródłem prądowym pMOS  44
3.1.3. Przeciwsobny inwerter CMOS (push-pull)  47
3.2. Komplementarne lustra prądowe  51
3.2.1. Proste lustro prądowe nMOS  51
3.2.2. Komplementarne proste lustro prądowe  55
3.2.2.1. Wrażliwość komplementarnego lustra prądowego na zmiany napięcia zasilającego  60
3.2.2.2. Transmitancja prądowa komplementarnego lustra prądowego  61
3.2.3. Komplementarne kaskodowe lustro prądowe typu „high-swing”  64
3.2.4. Komplementarne kaskodowe lustro prądowe z „tranzystorami złożonymi”  67
3.3. Transkonduktor na inwerterach CMOS  68
3.3.1. Charakterystyki przejściowe transkonduktora przy dopasowaniu i niedopasowaniu tranzystorów  68 
3.3.2. Odpowiedź transkonduktora w dziedzinie częstotliwości  74
3.4. Niesymetryczny wzmacniacz odwracający o jednostkowym wzmocnieniu na inwerterach CMOS  79
4. Układ analogowego mnożenia sygnałów na inwerterach CMOS  84
4.1. Podstawowy układ mnożący na inwerterach CMOS  85
4.1.1. Sterowanie układem mnożącym  90
4.1.1.1. Wyniki symulacji  91
4.1.2. Układ sterowania z poszerzonym zakresem częstotliwości pracy  96
4.1.2.1. Wyniki symulacji  98
4.2. Układ mnożący na inwerterach CMOS z bardzo niskim napięciem zasilającym  101
4.2.1. Wyniki symulacji  105
4.3. Przegląd wyników eksperymentalnych  107
4.3.1. Chip 1  107
4.3.2. Chip 2  109
4.3.3. Chip 3  111
4.3.4. Chip 4  112
4.3.5. Układ 5  115
5. Filtry analogowe na inwerterach CMOS  118
5.1. Charakterystyka filtrów o działaniu ciągłym w układach scalonych CMOS  118
5.2. Integratory na inwerterach CMOS  121
5.3. Żyratory na inwerterach CMOS  125
5.3.1. Wyniki symulacji   130
5.4. Przykład syntezy dolnoprzepustowego filtru eliptycznego szóstego rzędu  134
5.4.1. Wyniki symulacji  135
5.5. Przykład implementacji filtru antyaliasingowego dla częstotliwości akustycznych na inwerterach CMOS w obszarze słabej inwersji  137
5.5.1. Specyfikacja filtru  137
5.5.2. Implementacja filtru na inwerterach CMOS w obszarze słabej inwersji  139
5.5.3. Wyniki symulacji  141
5.5.4. Wyniki eksperymentalne  144
6. Scalony wzmacniacz napięciowy z prądowym sprzężeniem zwrotnym na inwerterach CMOS  151
6.1. Wyniki symulacji  154
7. Konwejery prądowe na inwerterach CMOS  157
7.1. Konwejer prądowy drugiej generacji CCII  157
7.2. Konwejer prądowy trzeciej generacji CCIII  160
7.3. Wyniki symulacji i badań eksperymentalnych  161
8. Generatory VCO i modulatory Sigma Delta na inwerterach CMOS  169
8.1. Generatory VCO na inwerterach CMOS  169
8.1.1. Relaksacyjne generatory VCO na inwerterach CMOS  170
8.1.1.1. Wyniki badań symulacyjnych i eksperymentalnych  173
8.1.2. Rezonansowe generatory VCO na inwerterach CMOS  174
8.1.2.1. Wyniki symulacji  178
8.2. Modulator Sigma-Delta na inwerterach CMOS  179
8.2.1. Przetwarzanie A/C z asynchroniczną modulacją Sigma-Delta  179
8.2.2. Analogowy modulator Σ∆ z pompą ładunkową na inwerterach CMOS  181
8.2.3. Wyniki symulacji  183
9. Podsumowanie  185
Literatura  189